

کاربرگ طرح درس

مقطع: کارشناسی ارشد	نیمسال تحصیلی: ۱-۱۴۰۱	دانشکده: مهندسی برق
تعداد واحد: ۳	نام مدرس: محمد جواد عبدالهی فرد	نام درس: FPGA
ساعت برگزاری: یکشنبه ۱۰:۴۵ تا ۱۲:۱۵ دوشنبه ۷:۴۵ تا ۹:۱۵	شماره کلاس:	پیش نیاز درس: -
ایمیل: mj.abdollahifard@gmail.com		ساعت پاسخگویی و مشاوره: یکشنبه ۹:۱۵ تا ۱۰:۴۵

اهداف یادگیری:

الف) این درس بر پرورش کدام یک از شایستگی‌های عمومی ذیل متمرکز است:

- تفکر خلاق تفکر سیستمی تفکر آینده‌نگر تفکر انتقادی
 مدیریت درون فردی مدیریت بین فردی مدیریت حواس مدیریت محیط

ب) پرورش چه شایستگی‌های (دانش نظری و عملی؛ مهارت‌های سخت و نرم؛ نگرش و ارزش‌ها) تخصصی در این درس مورد توجه قرار می‌گیرد؟

دانش نظری و ملاحظات کاربردی در طراحی و برنامه ریزی FPGA ها

روش / تکنیک تدریس^۱:

- سخنرانی پرسش و پاسخ نمایشی (نمایش طرز کار وسیله یا مدل یا ...) بحث گروهی
 مبتنی بر مسئله یادگیری مشارکتی بازدید علمی آزمایشگاهی مبتنی بر پروژه

سایر موارد:.....

^۱. توضیحات مربوط به روش تدریس پیوست می‌گردد.

کاربرگ طرح درس

شیوه ارزشیابی:

ارزشیابی مستمر (آزمونک)	پروژه و تکلیف	امتحان پایان ترم	امتحان میان ترم	فعالیت‌های گروهی	ارزیابی شفاهی	نوع ارزشیابی
	۷	۸	۳		۲	نمره

کاربرگ طرح درس

منبع مورد مطالعه	سرفصل	تاریخ
	مقدمه / معرفی FPGA و ASIC / مقایسه با میکروپروسور / مبانی طراحی VLSI و معیارها / CMOS / Packaging/Layout	۲۰ و ۲۱ شهریور
	توصیف سخت افزاری: مقدمه ای بر وریلاگ و مبانی آن	۲۷ و ۲۸ شهریور
	ادامه مباحث قبل	۴ مهر (۳ تعطیل)
	مدل سازی مدارات ترکیبی و ترتیبی	۱۰ و ۱۱ مهر
	مدل سازی FSM ها / عملیات در وریلاگ	۱۷ و ۱۸ مهر
	عملیات شیفت، شمارش، ممیز ثابت و شناور، گرد کردن،	۲۴ و ۲۵ مهر
	جمع و ضرب علامت دار و بدون علامت، حافظه و صف	۱ و ۲ آبان
	آزمون میاترم / ادامه مباحث قبل	۸ و ۹ آبان
	سنتز و ابزارهای مرتبط / قطعه بندی / نکات مرتبط با سنتز در وریلاگ	۱۵ و ۱۶ آبان
	خط لوله و پردازش موازی / تکنیک های افزایش سرعت و کاهش توان و سطح / زمان بندی	۲۲ و ۲۳ آبان
	ادامه مباحث قبل	۲۹ و ۳۰ آبان
	ارزیابی و بازبینی	۶ و ۷ آذر
	SPLD/ CPLD/ FPGA/ ASIC	۱۳ و ۱۴ آذر
	فرایند سنتز: مقدمه / بهینه سازی دو سطحی چند سطحی / تکنولوژی مپینگ	۲۰ و ۲۱ آذر
	توان / ملاحظات کاربردی	۲۷ و ۲۸ آذر
	CORDIC	۴ و ۵ دی

فهرست منابع:

- [1] Meyer-Baese, Uwe. "Digital signal processing with FPGA." (2001).
- [2] Parhi, Keshab K. VLSI digital signal processing systems: design and implementation. John Wiley & Sons, 2007.
- [3] Lee, James M. Verilog® Quickstart: A Practical Guide to Simulation and Synthesis in Verilog. Vol. 667. Springer Science & Business Media, 2006.
- [4] Thomas & Moorby, The Verilog Hardware Description Language, 3rd ed, Kluwer Academic.
- [5] Introduction to Logic Synthesis using Verilog HDL, Robert Reese, Mitchell Thornton, 2006.
- [6] Advanced FPGA Design, Architecture, Implementation, and Optimization, Steve Kilts, 2007.